NPU
InfiniBand (IB) & RoCEv2
HPC와 AI 클러스터의 절대 강자 InfiniBand의 아키텍처와, 이를 이더넷 위에서 구현한 RoCEv2의 기술적 특징, 차이점, 그리고 최신 로드맵을 심층 분석합니다.
PCI Express (PCIe) Rev 6.4
PCI Express Base Spec 6.4(2025년 6월)를 기준으로, PAM4 신호 방식, Flit 모드, 그리고 CXL을 위한 대체 프로토콜 협상 메커니즘을 심층 분석합니다.
NVIDIA NVLink & NVLink Network
AI 인프라의 '사실상 표준(Gold Standard)'인 NVLink의 설계 철학, NVLink Network로의 진화, 그리고 최신 Blackwell 아키텍처의 NVL72 구성을 심층 분석합니다.
Scale-Up Ethernet (SUE)
Google과 Broadcom이 주도하는 Scale-Up Ethernet(SUE)의 설계 철학, 아키텍처, 그리고 SUE Lite 프로필을 'Scale-Ethernet-RM104' 사양에 기초하여 분석합니다.
UALink (Ultra Accelerator Link)
개방형 AI 가속기 인터커넥트 표준인 UALink의 아키텍처, 계층 구조, 그리고 주요 기술적 특징을 UALink 1.0 사양에 기초하여 심층 분석합니다.
Ultra Ethernet (UE)
AI/HPC 워크로드를 위한 차세대 이더넷 표준, Ultra Ethernet(UE)의 아키텍처, 패킷 스프레잉 기술, 지능형 혼잡 제어(RCCC) 등을 심층 분석합니다.
국산 NPU의 도약을 위한 제언: K-Perf 중간 결과 분석과 남은 과제
최근 공개된 국산 AI 반도체 성능검증 지표인 'K-Perf'의 중간 결과를 엔지니어링 관점에서 심층 분석합니다. 리벨리온(R100)과 퓨리오사AI(RNGD)의 테스트 환경이 각각 거대 모델(120B) 원본 구동과 소형 모델(32B) 양자화 구동으로 크게 달랐던 점을 지적하며, 시스템 처리량(Throughput) 부풀리기 …
[Essay] 메모리 반도체는 이제 '사이클'이 아니라 '생존'의 문제일까?
256MB 램으로 윈도우 XP를 꾸역꾸역 돌리며 환희를 느끼던 시절이 있었습니다. 하지만 수백 배 성능이 좋아진 지금의 스마트폰이 우리에게 준 진정한 ‘생산성’은 과연 무엇일까요? 어머니의 폰을 뒤덮은 자본주의의 광고판들, 그리고 AI가 메모리 생산 라인을 싹쓸이하며 벌어지고 있는 2026년 최악의 …
[Project] 1.55B 게이트의 도전: 아톰 칩 FPGA 에뮬레이션 (Part 1)
An overview of the massive undertaking to emulate the 1.55 billion gate Atom chip using a hybrid HAPS-100 and Xilinx U250 platform, focusing on system architecture and overcoming …
[NPU Design Journey] Shared Memory Design and Technical Challenges for Capacity-to-Area Optimization
This post details how optimizing NPU Shared Memory with a Shared Bus interface for MBIST logic reduced Mux count by 48%, resolved timing bottlenecks, and maximized SRAM density.